एक चुननाएकीकृत मैग्नेटिक्स के साथ आरजे45 कनेक्टर (मैगजैक/आईसीएम)यह कभी भी ईथरनेट गति या यांत्रिक पदचिह्न के मिलान का मामला नहीं है।
1000BASE-T मैगजैक में चार ट्रांसफार्मर चैनल, सही आइसोलेशन रेटिंग और एक स्पष्ट रूप से संगत पैकेज लिफाफा हो सकता है, फिर भी यह पूर्ण लिंक विफलता का कारण बनता है यास्थायी सिलिकॉन क्षतिएक ईथरनेट PHY ट्रांसीवर के लिए।
अंतर्निहित कारण? इसकासेंटर-टैप टोपोलॉजी, ट्रांसफार्मर टर्न अनुपात, आंतरिक सामान्य-मोड समाप्ति, या पीसीबी-साइड पिन असाइनमेंटPHY की फिजिकल मीडियम डिपेंडेंट इंटरफ़ेस (MDI) आवश्यकताओं से मेल नहीं खाते।
यह एम्बेडेड हार्डवेयर डिज़ाइन में सबसे आम और महंगे जालों में से एक है।
यह मार्गदर्शिका बताती है कि योजनाबद्ध और नियंत्रित यांत्रिक चित्रों से सीधे किसी भी ईथरनेट ट्रांसीवर के साथ एकीकृत मैग्नेटिक्स के साथ आरजे 45 को व्यवस्थित रूप से कैसे मिलान किया जाए।
त्वरित उत्तर: 4-चरणीय PHY-टू-मैगजैक मिलान नियम
एक संगत एकीकृत चुंबकीय जैक का चयन करने के लिए, शुरुआत करेंPHY निर्माता की हार्डवेयर डिज़ाइन मार्गदर्शिका, वितरक का पैरामीट्रिक फ़िल्टर नहीं:
PHY ड्राइवर आर्किटेक्चर की पहचान करें:निर्धारित करें कि PHY ट्रांसमीटर है या नहींवर्तमान मोड(सेंटर-टैप डीसी पावर बायस की आवश्यकता है) यावोल्टेज मोड(जमीन से जुड़े स्वतंत्र केंद्र नल की आवश्यकता है)।
सेंटर-टैप टोपोलॉजी सत्यापित करें:पुष्टि करें कि क्या PHY-साइड सेंटर नल विद्युत रूप से पृथक, सामान्य, या बाहरी रूप से पावर रेल से जुड़े होने चाहिए।
चुंबकीय पैरामीटर की पुष्टि करें:मान्य घुमाव अनुपात (1CT:1CT±2%), न्यूनतम ओपन सर्किट इंडक्शन (ओसीएल के तहत)।8 एमएडीसी बायस), और केबल-साइड टर्मिनेशन टोपोलॉजी।
ट्रेस सिग्नल पिनआउट:PHY अंतर युग्मों को आंतरिक ट्रांसफार्मर वाइंडिंग के माध्यम से विशिष्ट पीसीबी फ़ुटप्रिंट सोल्डर पिन पर मैप करें, अंतर करेंपीसीबी पिन (P1-P10)सेकेबल संपर्क (J1-J8).
क्यों "1000BASE-T संगत" पर्याप्त नहीं है?
एक एकीकृत चुंबकीय जैक सात अलग-अलग कार्यों को एक एकल परिरक्षित आवास में समेकित करता है:
जबकि यह एकीकरण पीसीबी फ्रंट-पैनल रियल एस्टेट के 50% से अधिक को पुनः प्राप्त करता है, यह प्लास्टिक और धातु के अंदर एनालॉग सर्किट को समाहित करता है। किसी कैटलॉग में समान रूप से लेबल किए गए दो घटक—जैसे"1x1, 1000BASE-T, टैब-अप, 1CT:1CT"-अक्सर मौलिक रूप से असंगत आंतरिक सर्किटरी की सुविधा होती है:
आधुनिक वोल्टेज-मोड ट्रांसीवर पर कैंडिडेट बी का उपयोग एक सामान्य आंतरिक नोड के माध्यम से सभी चार अंतर चैनलों को पाट देगा, जिससे क्रॉस-पेयर शॉर्ट सर्किट, गिराए गए पैकेट और ओवरहीटिंग होगी।
1. करंट-मोड बनाम वोल्टेज-मोड PHY ड्राइवर आर्किटेक्चर
प्राथमिक विद्युत जांच बिंदु यह पहचान रहा है कि PHY ट्रांसीवर आइसोलेशन ट्रांसफार्मर की प्राथमिक वाइंडिंग को कैसे चलाता है।
टाइप ए: करंट-मोड लाइन ड्राइवर
परिचालन सिद्धांत:ट्रांसमीटर ओपन-ड्रेन या ओपन-कलेक्टर ट्रांजिस्टर का उपयोग करता है जो एक स्थिर धारा को जमीन पर डुबो देता है। वे स्वयं विद्युत धारा प्राप्त नहीं कर सकते।
केंद्र-टैप आवश्यकता:ट्रांसफार्मर केंद्र नलएक सकारात्मक डीसी वोल्टेज रेल से बंधा होना चाहिए(+3.3V,+2.5V, या+1.2V) आउटपुट चरण में ऑपरेटिंग करंट की आपूर्ति करने के लिए फेराइट बीड के माध्यम से।
प्रतिनिधि सिलिकॉन:माइक्रोचिप/माइक्रेल KSZ9031, पुराने रियलटेक RTL8211E, लीगेसी ब्रॉडकॉम ट्रांसीवर।
टाइप बी: वोल्टेज-मोड लाइन ड्राइवर
परिचालन सिद्धांत:आधुनिक कम-शक्ति वाले PHYs CMOS पुश-पुल चरणों का उपयोग करते हैं जो सीधे अंतर ड्राइव वोल्टेज को स्रोत और सिंक करते हैं।
केंद्र-टैप आवश्यकता: केंद्रीय नल को कभी भी डीसी सप्लाई रेल (वीडीडी) से नहीं जोड़ा जाना चाहिए।वीडीडी को सेंटर टैप से कनेक्ट करने से ट्रांसफॉर्मर वाइंडिंग के माध्यम से लो-साइड आंतरिक एमओएसएफईटी में एक डेड शॉर्ट बन जाता है, जिससे तत्काल ओवरकरंट विनाश होता है।
कैसे समाप्त करें:प्रत्येक केंद्र नल को एक समर्पित माध्यम से जमीन पर सिग्नल देने के लिए स्वतंत्र रूप से अलग किया जाना चाहिए0.1μFलो-ईएसआर सिरेमिक कैपेसिटर।
प्रतिनिधि सिलिकॉन:टेक्सास इंस्ट्रूमेंट्स DP83867 / DP83869, माइक्रोचिप KSZ9131, रियलटेक RTL8211F / RTL8211FS, मार्वेल अलास्का 88E1512।
2. सत्यापित करें कि PHY-साइड सेंटर नल स्वतंत्र हैं या नहीं
गीगाबिट (1000BASE-T) आर्किटेक्चर में, मैगजैक में चार अलग-अलग ट्रांसफार्मर चैनल (जोड़े ए, बी, सी, डी) होते हैं।
उम्मीदवार योजनाबद्ध जाँच करते समय, सत्यापित करें कि वे चार PHY-साइड केंद्र नल कैसे बाहर लाए गए हैं:
केंद्र-टैप कॉन्फ़िगरेशन
योजनाबद्ध उपस्थिति
PHY अनुकूलता
चार स्वतंत्र नल
पिन P3, P5, P7, P9 अलग
सार्वभौमिक।वोल्टेज-मोड और करंट-मोड PHYs दोनों के साथ संगत।
आंतरिक रूप से सामान्य नल
सभी 4 सीटी 1 पिन से जुड़े हुए हैं
प्रतिबंधात्मक.केवल तभी प्रयोग योग्य है जब PHY स्पष्ट रूप से बंधे हुए केंद्र नल की अनुमति देता है।
आंतरिक रूप से समाप्त/वीसीसी से बंधा हुआ
आंतरिक रेल से पूर्व-वायर्ड
मालिकाना।विशिष्ट विरासत PHY संदर्भ डिज़ाइन से मेल खाना चाहिए।
इंजीनियरिंग का स्वर्णिम नियम:आधुनिक कम-शक्ति वाले डिज़ाइनों के लिए, हमेशा एक एकीकृत जैक निर्दिष्ट करेंचार स्वतंत्र, बाहरी रूप से सुलभ PHY-साइड सेंटर-टैप पिन(जैसे कि मानक कॉन्फ़िगरेशनलिंक-पीपी चुंबकीय आरजे45 जैक श्रृंखला). यह आपको रूटिंग को या तो ग्राउंड से अलग करने या वीडीडी को बायस करने की पूरी आजादी देता है।
3. PHY-साइड और केबल-साइड सेंटर टैप को भ्रमित न करें
एक गीगाबिट मैगजैक में अलगाव सीमा के दोनों किनारों पर केंद्र नल होते हैं। उन्हें भ्रमित करने से सिस्टम अलगाव और सुरक्षा दोनों से समझौता हो सकता है:
PHY-साइड सेंटर नल:ट्रांसीवर ऑपरेटिंग पूर्वाग्रह और वापसी पथ को विनियमित करें।
केबल-साइड सेंटर नल:फिजिकल ट्विस्टेड-पेयर केबल के साथ इंटरफ़ेस। गैर-पीओई डिज़ाइनों में, वे आंतरिक में फ़ीड करते हैंबॉब स्मिथ समाप्ति नेटवर्क(चार75Ωसामान्य-मोड केबल प्रतिबिंबों को दबाने के लिए एक सामान्य उच्च-वोल्टेज संधारित्र से बंधे प्रतिरोधक)। PoE डिज़ाइन में, ये नल DC पावर निकालते या इंजेक्ट करते हैं।
4. टर्न अनुपात, ओसीएल, और विद्युत सीमाएँ
चुंबकीय मापदंडों को कभी भी सामान्य संख्या न मानें। हमेशा तीन प्राथमिक विद्युत विशिष्टताओं को सत्यापित करें:
1. अनुपात सहनशीलता बदलता है
1000BASE-T के लिए, सभी चार चैनलों में एक सुविधा होनी चाहिए1CT:1CTअनुपात. हालाँकि, सख्त अनुपालन मार्जिन के लिए टर्न अनुपात सहनशीलता की आवश्यकता होती है±2%. ढीली सहनशीलता (±5%) आईईईई 802.3एबी भौतिक परत अनुपालन परीक्षणों में विफल होने पर रिटर्न हानि को कम करना और अंतर लाइन वोल्टेज को बदलना।
2. डीसी पूर्वाग्रह शर्तों के तहत ओसीएल
एक डेटाशीट जो सूचीबद्ध करती है"350 μH न्यूनतम"परीक्षण की शर्तें बताए बिना अधूरा है। विद्युत और थर्मल तनाव के तहत प्रेरण परिवर्तन:
आवश्यक मानक: 350μHन्यूनतम पर100 किलोहर्ट्ज़,100 एमवी, एक सक्रिय के साथ8 एमएसंपूर्ण ऑपरेटिंग तापमान रेंज में डीसी पूर्वाग्रह लागू किया गया (−40∘C से +85∘Cऔद्योगिक ग्रेड के लिए)।
यदि कोई कोर मामूली डीसी केबल ऑफसेट धाराओं के तहत संतृप्त होता है, तो इसका अधिष्ठापन नीचे ढह जाएगा350μH, जिससे बेसलाइन वेंडर और चक्रीय लिंक ड्रॉप हो जाता है।
5. पीएचवाई से केबल तक मैप पिनआउट (पीसीबी पिन 1 ट्रैप)
एक मानक निष्क्रिय आरजे45 जैक पर, पीसीबी पिन सीधे केबल संपर्क 1 से 8 तक मेल खाते हैं।
मैगजैक पर, पीसीबी पिन 1 लगभग कभी भी केबल संपर्क 1 से सीधे कनेक्ट नहीं होता है।
(नोट: आंतरिक पिन क्रमांकन निर्माता के अनुसार अलग-अलग होता है। हमेशा PHY सोल्डर पिन से J-पिन संपर्कों तक आंतरिक योजनाबद्ध रेखाओं का पता लगाएं!)
व्यवस्थित मानचित्रण प्रोटोकॉल:
PHY पिन नाम निकालें:अंतर युग्म नाम रिकॉर्ड करें (TRD0±,TRD1±,TRD2±,TRD3±).
योजनाबद्ध रूटिंग सत्यापित करें:यह पुष्टि करने के लिए कि कौन सा पीसीबी पिन किस अंतर चैनल से जुड़ता है, ट्रांसफार्मर प्राथमिक वाइंडिंग के माध्यम से प्रत्येक जोड़ी को ट्रेस करें।
सेंटर-टैप पिन नंबर जांचें:फ़ुटप्रिंट पर निर्दिष्ट केंद्र-टैप पिन की पहचान करें और सुनिश्चित करें कि वे आपकी शक्ति या डिकूपिंग कैपेसिटर कनेक्शन से मेल खाते हैं।
पदचिह्न दृश्य अभिविन्यास की पुष्टि करें:सत्यापित करें कि क्या चित्र इसे दर्शाता हैशीर्ष दृश्य से अनुशंसित पीसीबी लेआउट (घटक पक्ष)यानीचे का दृश्य (सोल्डर साइड). प्रतिबिंबित पैरों के निशान शून्य-लिंक प्रोटोटाइप का प्रमुख कारण हैं।
6. वास्तविक दुनिया PHY और मैगजैक संगतता मैट्रिक्स
आपकी चयन प्रक्रिया को सुव्यवस्थित करने के लिए, नीचे दी गई तालिका उद्योग-मानक ईथरनेट PHY ट्रांससीवर्स को उनकी आवश्यक चुंबकीय टोपोलॉजी के साथ सहसंबंधित करती है:
PHY ट्रांसीवर
विक्रेता
आउटपुट आर्किटेक्चर
आवश्यक केंद्र-टैप पूर्वाग्रह
संगत लिंक-पीपी टोपोलॉजी
डीपी83867/डीपी83869
टेक्सास इंस्ट्रूमेंट्स
वोल्टेज मोड
स्वतंत्र सीटी को जीएनडी से अलग कर दिया गया (0.1μF)
4 स्वतंत्र सीटी,1CT:1CT
KSZ9031RNX
माइक्रोचिप
वर्तमान मोड
तक खींचो+3.3V/+2.5Vफेराइट बीड के माध्यम से
वीडीडी से बंधे 4 सीटी,1CT:1CT
KSZ9131RNX
माइक्रोचिप
वोल्टेज मोड
अलग कैपेसिटर (0.1μF) सिग्नल जीएनडी के लिए
4 स्वतंत्र सीटी,1CT:1CT
आरटीएल8211एफ/एफएस
Realtek
वोल्टेज मोड
अलग कैपेसिटर (0.1μF) सिग्नल जीएनडी के लिए
4 स्वतंत्र सीटी,1CT:1CT
88ई1512/88ई1111
मार्वेल (अलास्का)
वोल्टेज मोड
अलग-अलग कैपेसिटर के माध्यम से जीएनडी को अलग किया गया
4 स्वतंत्र सीटी,1CT:1CT
डीपी83848 (10/100एम)
टेक्सास इंस्ट्रूमेंट्स
वर्तमान मोड
सीटी को संचारित करें+3.3V; जीएनडी को सीटी प्राप्त करें
2-चैनल असममित पूर्वाग्रह
7. समस्या निवारण: सामान्य विफलता लक्षण और मूल कारण
लक्षण
प्राथमिक मूल कारण
योजनाबद्ध तरीके से क्या निरीक्षण करना है
कोई लिंक नहीं मिला (डेड पोर्ट)
सेंटर-टैप पूर्वाग्रह बेमेल
सत्यापित करें कि क्या वोल्टेज-मोड PHY केंद्र नल गलती से VDD से बंधा हुआ था या तैर रहा था।
100 एमबीपीएस लिंक, लेकिन 1 जीबीपीएस विफल
अपूर्ण चैनल मैपिंग या OCL ड्रॉप
चैनल C और D (पिन J4/J5 और J7/J8) की जाँच करें; पुष्टि करें कि OCL है≥350μHअंतर्गत8 एमएपक्षपात।
अत्यधिक PHY ताप/अत्यधिक धारा
ट्रांसफार्मर के माध्यम से डीसी शॉर्ट
पुष्टि करें कि क्या पुश-पुल ड्राइवर पर सेंटर टैप को वीडीडी से छोटा किया गया है या आंतरिक रूप से एक साथ छोटा किया गया है।
लोड के तहत उच्च पैकेट ड्रॉप दर
बॉब स्मिथ की समाप्ति गुम है
जांचें कि क्या केबल-साइड सेंटर नल चेसिस ग्राउंड से ठीक से जुड़े हुए हैं75Ωऔर1000pFटोपी.
विफल विकिरणित उत्सर्जन (सीआईएसपीआर 32)
कॉमन-मोड चोक (सीएमसी) प्लेसमेंट
सुनिश्चित करें कि मैगजैक में ट्रांसफार्मर के केबल पक्ष पर आंतरिक सामान्य-मोड चोक हों।
8. सत्यापित PHY संगतता के लिए लिंक-पीपी क्यों चुनें
इंजीनियरिंग टीमें घटक परीक्षण-और-त्रुटि के कारण होने वाली परियोजना देरी को बर्दाश्त नहीं कर सकती हैं।लिंक-पीपीउत्पादन के लिए तैयार, पूरी तरह से योग्य की एक विस्तृत सूची प्रदान करता हैचुंबकीय आरजे45 जैकसभी प्रमुख PHY संदर्भ आर्किटेक्चर से मेल खाने के लिए डिज़ाइन किया गया:
पूर्व-मान्य PHY संदर्भ डिज़ाइन:लिंक-पीपी मैगजैक को संदर्भ बोर्डों से मिलान करने के लिए डिज़ाइन और परीक्षण किया गया हैटेक्सास इंस्ट्रूमेंट्स, माइक्रोचिप, रियलटेक, मार्वेल और ब्रॉडकॉम.
ड्रॉप-इन क्रॉस संदर्भ:विरासती भागों के लिए लागत प्रभावी समकक्षों की आवश्यकता हैपल्स इलेक्ट्रॉनिक्स, वुर्थ इलेक्ट्रॉनिक, बेल फ़्यूज़, या हेलो? लिंक-पीपी समान विद्युत विशेषताओं के साथ पिन-फॉर-पिन फ़ुटप्रिंट समकक्ष प्रदान करता है।
त्वरित सीएडी और 3डी स्टेप संपत्तियां:तत्काल सीएडी क्लीयरेंस और इलेक्ट्रिकल जांच के लिए सीधे हमारी उत्पाद निर्देशिका से सत्यापित पीडीएफ स्कीमैटिक्स, डीएक्सएफ फुटप्रिंट और 3डी स्टेप मॉडल डाउनलोड करें।
100% फ़ैक्टरी उत्पादन परीक्षण:प्रत्येक एकीकृत जैक को पैकेजिंग से पहले टर्न अनुपात, लीकेज इंडक्शन, ओपन/शॉर्ट पैरामीटर और हाई-वोल्टेज हिपोट आइसोलेशन के लिए स्वचालित 100% परीक्षण से गुजरना पड़ता है।
अक्सर पूछे जाने वाले प्रश्न (FAQ)
Q1: क्या मैं गीगाबिट PHY के सभी चार केंद्रीय नलों को एक साथ जोड़ सकता हूँ?
ए:आम तौर पर,नहीं